(19) 世界知的所有権機関 国際事務局



I TORTH BUILDIN I BURLU IIAN BUIN BUIN BUIN BUR IN AN ABUIR ION BRAN IN BUIN BUIN BUIN BUR BURLU I DON HAN IOR

(43) 国際公開日 2004 年10 月21 日 (21.10.2004)

PCT

(10) 国際公開番号 WO 2004/090990 A1

(51) 国際特許分類7:

H01L 29/74

(21) 国際出願番号:

PCT/JP2004/005046

(22) 国際出願日:

2004年4月7日(07.04.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-105650 2003 年4 月9 日 (09.04.2003)

(71) 出願人 (米国を除く全ての指定国について): 関西電力株式会社 (THE KANSAI ELECTRIC POWER CO., INC.) [JP/JP]; 〒5308270 大阪府大阪市北区中之島3丁目3番22号 Osaka (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 浅野 勝則


(ASANO, Katsunori) [JP/JP]; 〒5308270 大阪府大阪市北区中之島3丁目3番22号 関西電力株式会社内 Osaka (JP). 普原良孝 (SUGAWARA, Yoshitaka) [JP/JP]; 〒5308270 大阪府大阪市北区中之島3丁目3番22号 関西電力株式会社内 Osaka (JP).

- (74) 代理人: 大平覺, 外(OHIRA, Satoru et al.); 〒5300001 大阪府大阪市北区梅田 3 丁目 2 - 1 4 大弘ビル ヒ ガシマ特許事務所 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

/続葉有/

(54) Title: GATE TURN-OFF THYRISTOR

(54) 発明の名称: ゲートターンオフサイリスタ



(57) Abstract: A mesa-type wide-gap semiconductor gate turn-off thyristor has a low gate withstand voltage and a large leakage current. Since the ionization rate of P-type impurities greatly increases at high temperatures when compared with that at room temperature, the hole implantation amount increases and the minority carrier lifetime becomes longer. Consequently, the maximum controllable current is significantly lowered when compared with that at room temperature. To solve these problems, a p-type base layer is formed on an n-type SiC cathode emitter layer which has a cathode electrode on one surface, and a thin n-type base layer is formed on the p-type base layer. A mesa-shaped p-type anode emitter layer is formed in the central region of the n-type base layer. An n-type gate contact region is formed sufficiently apart from the junction between the p-type anode emitter layer and the n-type base layer, and an n-type low-resistance gate region is so formed in the n-type base layer that it surrounds the anode emitter layer.

- SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告書
- 一 補正書・説明書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明細書

ゲートターンオフサイリスタ

技術分野

本発明はワイドギャップ半導体を用いたゲートターンオフサイリスタに関するものであり、特に広い温度範囲において大電流の遮断が可能なゲートターンオフサイリスタに関する。

背景技術

シリコンを用いたが一トターンオフリスタの第1の第1の後来例として特別での第1のがあるのがあるののののでは、ののでは、アードであるのでは、アードであるのでは、アードであるのでは、アードであるのでは、アードであるのでは、アードで

シリコンを用いた G T O の第 2 の従来例が特許公報第 2 6 9 2 3 6 6 号に示されている。第 2 の従来例では、 p エミッタ層の上に n ペース層を形成し、 n ペース層の 上に p ベース 層を形成している。 p ベース層の上に不純物の拡散により n エミッタ層を形成し、エッチングによりメサ型の n エミッタ層を得ている。 第2の従来例は不純物の拡散により n エミッタ層を形成している点では前記第1の従来例のものと同じである。

シリコンカーバイド (SiC) などのワイドギャップ 半導体を用いた第3の従来例のゲートターンオフサイリ スタ(以下、GTOと略記する)には、例えば文献; IE Electron Device Letters, Vol. 18, No.11, Novem ber, 1997の 518ページから 520ページに 記載されているも のがある。この従来例では、p型のアノードエミッタ層 を、アノードエミッタ層が接するp型のベース層までメ サ型にエッチングし、メサ型にエッチングされたアノー ドエミッタ層を取り囲むように、ベース層上にゲート電 極を設けている。このような構造にしたのは以下の理由 によるものと思われる。ワイドギャップ半導体でないシ リコン(Si)のGTOでは、部分的なpn接合は一般 に不純物の熱拡散あるいはイオン注入により形成される。 しかしワイドギャップ半導体であるSiCの場合は、不 純物の熱拡散が非常に遅く大量生産に適さないため、 n接合はイオン注入により形成している。その場合、 濃度の不純物をイオン注入すると結晶欠陥が多くなり抵 抗が大きくなる。そのため、GTOに大電流を流すとイ オン注入した領域の電圧降下が大きくなりパワーロスが 大きい。特にp型の不純物であるアルミニウム等の、原

図13及び図14に、それぞれ典型的な第2及び第3

の従来例のSiCのGTOの断面図を示す。図13に示 す第2の従来例のGTOにおいて、カソード端子K(以 下、カソードKと記す)につながるカソード電極21を 下面に有する高不純物濃度のn型SiCのカソードエミ ッタ層1の上に、低不純物濃度のp型SiCのベース層 2 を形成する。 p 型ベース層 2 の上に n 型ベース層 3 を 形成する。 n 型ベース層 3 の全面に、後の工程で中央領 域を残してp型アノードエミッタ層4となるp型層をエ ピタキシャル成長法により形成する。次にp型層のアノ ードエミッタ層4となる領域を残して、他の領域を反応 性イオンエッチング法によりn型ベース層3の表面がい くらか除去されるまでエッチングして、メサ型のアノー ドエミッタ層4を形成する。露出したn型ベース層3の 端部領域の、接合部」から離れた部分に、アノードエミ ッタ層4を取り囲むように、n型のゲートコンタクト領 域6をイオン注入により形成する。アノードエミッタ層 4 にアノード端子A(以下、アノードAと記す)につな がるアノード電極20を形成し、ゲートコンタクト領域 6 にゲート端子 G (以下、ゲート G と記す) につながる ゲート電極22を形成する。最後に、GTOの表面に水 分やNaイオンなどのイオンが付着するのを防止するた めに、電極を除く全面に二酸化ケイ素(SiО₂)等の絶 縁膜10を形成する。

図14に示す第3の従来例のGTOでは、各層及び各領域の導電型が、前記図13に示すGTOとそれぞれ逆

になっている点を除いて、その構成は図13に示すGTOと実質的に同じである。

図 1 3 に示す G T Oでは、ターンオフ時にゲート G とアノード A 間にオフゲート 電圧を 印加する。また 図 1 4 に示す G T Oでは、ターンオフ時にカソード K とゲート G 間にオフゲート 電圧を 印加する。その結果、 図 1 3 及び 図 1 4 の G T O ではともに主電流がゲート G に分流しG T O はターンオフする。

図 1 4 の G T O でも可制御電流を大きくする対策としてオフゲート電圧を高くすると、カソードエミッタ層 2 4 とべース層 5 との接合部 J の端部領域 T の近傍の絶縁膜 1 0 の電界が高くなる。そのためカソード K とゲート

G間の耐電圧が低下し、長期の信頼性が低下する。

ワイドギャップ半導体を用いた半導体装置の使用最高接合温度は、Si半導体を用いた半導体装置の使用最高高に固度(125℃程度)に比べ大幅に高い。例えばSiCの使用最高接合温度は500℃以上である。したがって、ワイドギャップ半導体を使用する装置では、室間において、半導体装置が所望の特性を維持するのが望ましい。

先行技術文献のMaterial Science Forum Vols. 389-393 (2002), pp. 1349-1352によれば、SiCのGTOで使用温度が150℃以上になると最大可制御電流が大幅

に低下するとされている。例えば200℃においては、 室温時の最大可制御電流の約6分の1以下となる。これ は次のような理由によるものと思われる。

まず理解を容易にするために、SiのGTOの場合について説明する。Siの場合、アクセプタ準位はそれである。Siのカンセプタ準位はない。Siのようである。Siのよび60meVと浅く、全のたが生じる。そのではといってではない。Siの最高接合温度125℃までかけてでいる。Siの最高は中分高いのでイオン化率が十分高いのでイオン化率がよることはほとんどない。

SiCのGTOでも、SiのGTOと同様に、アクセプタとしてホウ素やアルミニウムが用いられるが、それらのアクセプタ準位はそれぞれ約300meV及び約240meVと深く、室温でのイオン化率は数%以下と非常に低い。しかし、温度をあげるとイオン化率は大幅に増大する。

例えば図13のGTOにおいて、温度が150℃以上の高温になってp型のアノードエミッタ層4のイオン化率が増大すると、アノードエミッタ層4からn型のペース層3を経てp型のベース層2に注入されるホールの数が室温のときに比べて大幅に多くなる。また電子も多くなりp型ベース層2で余剰キャリア(ホール及び電子)が増えるため、最大可制御電流が低下する。さらに、1

また図14のGTOにおいて上記のような状態になると、カソードKとゲートG間の耐電圧(約30V)が低下する。さらに、アノードエミッタ層24の端部領域Tの近傍の電界強度が高くなって絶縁膜10の電界が高くなって絶縁膜10の電界が高くなって絶縁は10の電界が高くがある。またリーク電が増大して、長期間の使用における信頼性が低下する。

発明の開示

本発明では、メサ型のエミッタ層を有するワイドギャップ半導体のゲートターンオフサイリスタ(以下、ワイドギャップGTOという)において、エミッタ層と、そのエミッタ層に近接する、ゲートが設けられるべった層との接合部の端部近傍の絶縁膜の電界を緩和することによって可制御電流を大きくする。

前記接合部の端部近傍の絶縁膜の電界を緩和するために、ベース層内に抵抗値の低い低抵抗ゲート領域を形成

本発明の他の観点のワイドギャップ半導体のゲートターンオフサイリスタは、一方の面に第1の電極を有する、n型及びp型のいずれか一方の導電型の第1のエミッタ層、及び前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のベー

効果の高い周囲領域に通電電流の大部分を流し、制御効果の低い中央領域の電流を減らす。その結果、ターンオフ時のゲートからの電流の引き抜き効率が高くなるので、GTOの可制御電流が増大する。

本発明では、アイドギャップ半導体を用いたのでは、アイドギャップのというというというというというないないは、アイガーをおいるのでで、カートでは、アイガーをでいるのでは、アイガーをできるのでは、アイガーをでいるのでは、アイガーをできるのでは、アイガーをできるででは、アイガーをできるができるが、アイガーをできるが、アイガーをできるが、アイガーをできるが、アイガーをできるが、アイガーをできるが、アイガーをできるが、アイガーをできるが、アイガーをできるが、アイガーをできるが、アイガーをできる。

て、大きな可制御電流を有するとともに長期間高い信頼性を維持できるGTOが実現できる。

図面の簡単な説明

図 1 は本発明の第 1 実施例のゲートターンオフサイリスタの上面図である。

図2は本発明の第1実施例のゲートターンオフサイリスタの断面図である。

図3は本発明の第2実施例のゲートターンオフサイリスタの断面図である。

図4は本発明の第3実施例のゲートターンオフサイリスタの断面図である。

図5は本発明の第4実施例のゲートターンオフサイリスタの断面図である。

図 6 は本発明の第 5 実施例のゲートターンオフサイリスタの断面図である。

図7は本発明の第6実施例のゲートターンオフサイリスタの断面図である。

図8は本発明の第7実施例のゲートターンオフサイリスタの断面図である。

図9は本発明の第8実施例のゲートターンオフサイリスタの断面図である。

図 1 0 は本発明の第 9 実施例のゲートターンオフサイリスタの断面図である。

図11は本発明の第10実施例のゲートターンオフサ

イリスタの断面図である。

図12は本発明の第11実施例のゲートターンオフサイリスタの断面図である。

図 1 3 は従来例のゲートターンオフサイリスタの断面図である。

図14は他の従来例のゲートターンオフサイリスタの断面図である。

発明を実施するための最良の形態

本発明の、シリコンカーバイド(以下、SiC)を用 いたゲートターンオフサイリスタ(以下、GTOと略記 する)の好適な実施例を図1から図12を参照して説明 する。図1は本発明の第1実施例のGTOの1つの素子 の上面図である。図2から図8は、それぞれ本発明の各 実施例のGTOの1つの素子(単位)の断面図である。 各図において、図を見易くするために断面にはハッチを 施していない。各実施例のGTOの上面図は基本的に図 1 に示すものと類似である。各実施例のGTOの実際の 構成では、多数の素子(通常数10~数100)が図 の左右方向に同一基板上で連結されており、それぞれの アノード電極、ゲート電極、カソード電極は、それぞれ 必要に応じて並列又は直列に接続されている。なお実際 の装置では、図示を省略したが、左右方向に多数の素子 が配置されるとともに、さらに図の上下方向に当たる方 向にも多数の列が配置されることが一般的である。

《第1実施例》

本発明の第1実施例のSiCを用いたGTOを図1及 び図2を参照して説明する。図1は第1実施例のGTO の、絶縁膜10を設ける前の上面を示す上面図である。 図 2 は図 1 の II - II断面図である。図 1 及び図 2 におい て、本実施例のGTOは、カソード端子K(以下、カソ ードK)につながるカソード電極21 (第1の電極) 下面に有する厚さが約350μm、不純物濃度が10¹⁹ c m ^{- 3}程度以上の高不純物濃度のn型(第1の導電型) のSiC半導体のカソードエミッタ層1(第1のエミッ 夕層)を有する。カソードエミッタ層1の上に厚さが約 5 0 μ m 、 不 純 物 濃 度 が 1 0 ¹⁶~ 1 0 ¹³ c m ⁻³程 度 の 低 不純物濃度のp型(第2の導電型)のSiC半導体のベ ー ス 層 2 (第 1 の ベ ー ス 層) を 形 成 す る 。 p 型 ベ ー ス 層 2 の上に厚さ数μm程度の薄いn型ペース層 3 (第2の ベース層)を形成する。 n 型ベース層 3 の全面に、後の 工程で中央領域を残してp型アノードエミッタ層4とす るp型層をエピタキシャル成長法により形成する。次に p 型 層 の ア ノ ー ド エ ミ ッ タ 層 4 (第 2 の エ ミ ッ タ 層) と なる領域を残して、他の領域を反応性イオンエッチング 法により、 n 型ベース層 3 の表面が露出しかつ表面部分 がいくらか除去される程度に深くエッチングしてメサ型 のアノードエミッタ層4を形成する。露出したn型ベー ス層3にイオン注入をして順次n型の低抵抗ゲート領域

5 及び n 型 の ゲ ー ト コ ン タ ク ト 領 域 6 を 、 ア ノ ー ド エ ミ ッタ層4を取り囲むように形成する。低抵抗ゲート領域 5 の不純物濃度はベース層3の不純物濃度の3倍以上で あるのが好ましい。イオン注入の工程で低抵抗ゲート領 域5がベース層2の上面近傍にまで形成されてもよい。 低抵抗ゲート領域5はアノードエミッタ層4とベース層 3 の接合部 J から若干離れて形成される。ゲートコンタ クト領域6は低抵抗ゲート領域5より更に不純物濃度の 高い低抵抗領域であり、接合部」から大きく離れた位置 に形成される。アノードエミッタ層4にアノード端子A (以下、アノードA) につながるアノード電極 2 0 (第 2 の電極) を形成し、ゲートコンタクト領域 6 にゲート 端子G(以下、ゲートG)につながるゲート電極22 (第3の電極) を形成する。最後に成膜後のGTOの表 面に水分やNaイオンなどのイオンが付着するのを防止 するために、電極を除く全面に二酸化ケイ素 (SiО₂) 等の絶縁膜10を形成する。n型の不純物としては窒素 を用いることができる。またp型の不純物としてはホウ 素やアルミニウムを用いることができる。

本実施例のGTOの構造上の特徴は、n型ベース層3内のn型ゲートコンタクト領域6を、p型アノードエミッタ層4とn型ベース層3との接合部Jから離して、沿面距離を大きくとる点にある。他の特徴は、n型ベース層3内の、p型アノードエミッタ層4とn型ベース層3

た領域に、 n型の高い不純物濃度を有する低抵抗値の低抵抗ゲート領域 5 を形成している点に露出するp型型型コードエミッタ層 4 と n型ベース層 3 との接合部 Jの路は、 2 μmから10μm程度である。トリースを、 n型低抵抗ゲート領域 5 は、 n型であるのよさで形成 5 0 . 3 μmないし 5 μm程度の深さで形成される。

本実施例のGTOの動作を以下に説明する。アノードAの電位がカソードKの電位より高い状態で、ゲートGの電位をアノードAの電位より低くしてアノードAとゲートG間に順バイアス電圧を印加すると、アノードAか

らゲート G に電流が流れる。この状態ではアノードエミッタ層 4 からホールが n 型ペース層 3 に注入されてp型のペース層 2 に入ると共に、電子が n 型のカソードエシッタ層 1 からp型のベース層 2 に注入っド A とゲート G 間に ガイアス電圧を印加し、カソード K からアノード A に流れる電子流をゲート G に分流すると、 G T O はシンオフする。

本実施例のGTOでは、n型ゲートは銀域のBTOでは、n型ゲートは一トは一トは一トでカートでは、カードカーのロードのロードのカードカーのでは、カードカーのでは、カードカーのでは、カードカーのでは、カードカーのでは、カードカーのでは、カードカーのでは、カーのでは、カードカーのでは、カードカーのでは、カードカーのでは、カードカーのでは、カードカーのののでは、カードカーののでは、カードカーののでは、カードカーののでは、カードカーののでは、カードカーののでは、カードカーののでは、カードカーののでは、カードカーののでは、カードカーのでは、カードカーのでは、カードカーののでは、カードカーののでは、カードカーのでは、カードカーののでは、カードカーののでは、カードカーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カードカーのでは、カードカーのでは、カーの

n型ベース層3内にn型低抵抗ゲート領域5を形成したことにより、ターンオフ時には電子流がn型ベースタクシオフ時にはでかった。n型低抵抗ゲート領域5及びn型ゲートコンタクト領域6を通ってゲートGに流れる。n型低抵抗ゲート領域5は不純物濃度が高く低抵抗値であるの電圧降下がようは大きい場合でもn型ベース層3内での電圧降が小さく、接合部J近傍の絶縁膜10に印加される電界は

本実施例のGTOの具体例では、ゲートGとアノに示する間の耐電圧は150Vであり、図9及び図10ではなりのの約30Vに比べると大幅ならに生まりのの約30Vに比べるためにもかになった。最大可制御電流を上げるためにもかけても前記接のが出ためが印かがいたがでいるとアノードA間のが低いないが増加してゲートGとアノードA間の低下することがなく、長期間高い信頼性を維持できる。

本実施例では、アノードエミッタ層 4 をエピタキシャル成長法により形成している。エピタキシャル成長法では、結晶欠陥が非常に少ないのでn型ベース層 3 にホー

ルを十分注入できる。そのためオン電圧が3.7Vと小さくなるとともに損失を小さくできる。例えば、結晶欠陥の多いイオン注入法によりアノードエミッタ層を形成した場合にはオン電圧は7.5Vであった。

図2に示す例では、メサ型のアノードエミッタ層4の斜面のベース層3の面に対する角度は105度程度であるが、この角度は140度から55度程度の範囲であれば本実施例を適用できる。

《第2実施例》

本実施例のGTOでは、ゲート電極222に位がのでは、ゲートに低位がのでは、がの間がいた。のでは、カソードのからのでが、カソードのからのがのがで、カツードのがのがのがで、カツードのからのでは、カツードののでは、カックーががのができる。では、カックーでは、カックでは、カックでは、カックでは、カックでは、カックでは、カックでは、カックでは、カックでは、カックでは、カックでは、カックでは、カッグ

本実施例のSiCを用いたGTOでは、p型ベース層 3A内にn型の低抵抗ゲート領域5Aを形成したことに より、ターンオフ時に、アノードAからゲートGに流れ

《第3実施例》

とができるので、絶縁膜10の劣化を防ぐことができる。そのため長期の使用においてもゲートGとアノードA間の漏れ電流の増大等を引き起こすおそれがなく、長期間高い信頼性を維持できる。本実施例のGTOの具体例では、ゲートGとアノードAとの間の耐電圧は205Vであり、第1実施例のGTOの耐電圧(150V)よりも高い耐電圧が得られた。

《第4実施例》

図5は本発明の第4実施例の、SiCを用いたGTO の断面図である。図において、本実施例のGTOでは、 n型低抵抗ゲート領域5が、n型ベース層3の端部領域 の、p型アノードエミッタ層4を除く部分に設けられて いる。n型低抵抗ゲート領域5は、p型アノードエミッ 夕層4を形成するためのメサエッチング用のマスクを用 いて、n型ベース層3内にセルフアラインにより形成さ れる。従ってn型低抵抗ゲート領域5のパターンを形成 するためのプロセスを省略できる。本実施例では、前記 第3実施例と同様に、p型アノードエミッタ層4とn型 ベース層3との接合部」の端部近傍を少なくとも含み、 メサMのメサコーナー部MCの近傍からゲート電極22 の方に広がるp型の領域7を前記n型低抵抗ゲート領域 5 内に形成している。その他の構成は図2に示す前記第 1 実 施 例 の も の と 同 じ で あ る 。 p 型 の 領 域 7 を 設 け る こ とによって、メサコーナー部MC近傍で高不純物濃度の

p型アノードエミッタ層4と高不純物濃度のn型低抵抗 ゲート領域5の接合が形成されるのを回避し、メサMの 底面で接合が形成されるようにする。その結果メサコー ナー部MC近傍の絶縁膜10の電界強度が緩和されて、 オフゲート電圧を高くすることができる。 p型の領域7 を、メサコーナー部MCを覆うように大きくし、アノー ドエミッタ層4とつながるように形成してもよい。本実 施例の具体例によると、ゲートGとアノードA間の耐電 圧は130Vであり、前記第1実施例のGTOの耐電圧 (150V)より低いものの、従来のGTO(約30 V)より大幅に高い耐電圧が得られた。耐電圧が高いの でゲート電圧をあげることにより可制御電流を大きくす ることができる。本実施例4のGTOでは、前記第1か ら 第 3 実 施 例 の G T O に 設 け ら れ て い る ゲ ー ト コ ン タ ク ト領域6Aを設けていない。従って構成が簡単であり製 造コストが安い。

《第5実施例》

図6は本発明の第5実施例の、SiCを用いたGTOの断面図である。図6において、本実施例のGTOは、図4に示す前記第3実施例のGTOからn型低抵抗ゲート領域5を除いた構成を有する。第3実施例のGTOにおいてn型低抵抗ゲート領域5を形成する工程では、n型ベース層3にイオン注入を行って高不純物濃度のn型低抵層を形成する。このとき、n型ベース層3及びn型低抵

抗ゲート領域 5 に結晶欠陥が生じやすい。その結果、ゲート・アノード間の表面のリーク電流が増える。本実施例ではn型低抵抗ゲート領域 5 を設けないので、n型ベース層 3 に結晶欠陥による前記の問題は生じない。

本実施例では図4に示す前記第3実施例のGTOと同 様にp型アノードエミッタ層4とn型ベース層3との接 合部Jの端部近傍を少なくとも含み、メサMのコーナー 部MCの近傍からゲート電極22の方へ広がる電界強度 緩和用のp型の領域7をn型ベース層3内に形成してい る。本実施例においても前記第4実施例の場合と同様に、 p型の領域7をメサコーナー部MCを覆うように大きく し、アノードエミッタ層4とつながるように形成しても よい。この構成により、オフゲート電圧を高くしてもメ サコーナー部MC近傍の電界強度が高くなることはなく、 従って絶縁膜10の電界強度も高くなることはない。そ のため絶縁膜10の劣化が避けられる。本実施例のGT 〇の具体例では、ゲート電極22とアノード電極21と の間の耐電圧は210Vであった。オフゲート電圧を高 くすることができるので、可制御電流の大きいGTOが 実現できる。

《第6実施例》

図7は本発明の第6実施例の、SiCを用いたGTOの断面図である。本実施例のGTOでは、カソード電極21を下面に有する高不純物濃度のn型SiCのカソー

ドエミッタ層1の上にp型ベース層2をエピタキシャル 成長法により形成する。次に、 p型ベース層 2 の両端部 領域にn型低抵抗ゲート領域5を形成する。次にp型ベ ース層2とn型低抵抗ゲート領域5の全面に、後の工程 を 経 て n 型 ベース 層 3 及 び p 型 ア ノード エミッタ 層 4 と なるn型ベース層及びp型アノードエミッタ層をエピタ キシャル成長法により順次積層する。 n 型ベース層及び p型アノードエミッタ層の両端部領域を、反応性イオン エッチング法により、n型低抵抗ゲート領域5の面が露 出するまでエッチングし、メサ斜面MSを有するメサ型 の n 型ベース層 3 及び p 型アノードエミッタ層 4 を形成 する。本実施例の構成によれば、p型アノードエミッタ 層4とn型ベース層3のメサ斜面MSに露出する接合部 JEを、電界集中が生じやすいメサコーナー部MCの近 傍から離して十分な沿面距離をとることができる。その ため、オフゲート電圧を高くすることができるので、可 制御電流の大きいGTOを実現できる。前記第1から第 4 実施例の場合のように、 n 型ベース層 3 内の深い部分 までイオン打ち込みをしてn型低抵抗ゲート領域5をn 型ペース層3内に形成する場合、n型ペース層3に結晶 欠陥が生じやすい。これに対して、前記の反応性エッチ ング法によりn型ベース層3を形成する場合には、n型 ベース層3に結晶欠陥が発生しない。 p型ペース層2内 にn型低抵抗ゲート領域5を生成するときのみイオン注 入を行うので、イオン注入の工程が少なくGTOの製造

工程を簡略化できる。

SiCのGTOの場合、例えばSiのGTOに比べて、 n型ベース層3の不純物濃度が高い。そのため、オフ時 にn型ベース層3内に空乏層があまり広がらない。した がって、SiCのGTOでは、SiのGTOで問題とな っている低抵抗ゲート領域の端部への電界集中が生じな いことから、アノード電極20とカソード電極21間の 耐電圧を高くすることができる。

《第7実施例》

が増加した場合でも、可制御電流が小さくなることはほとんどない。

前記第1から第7実施例において、n型の層及び領域をp型の層及び領域に置き換え、p型の層及び領域をn型の層及び領域に置き変えることにより構成されるGTOにも本発明の構成を適用できる。

《第8実施例》

図9は本発明の第8実施例の、SiCを用いたGTO の断面図である。図において、メサ型のアノードエミッ 夕層4の上面の中央部を除く領域にアノードコンタクト 電極 6 1 を形成している。アノードAにつながるアノー ド電極 6 0 は、アノードエミッタ層 4 の中央領域におい てのみアノードエミッタ層4に接している。アノードエ ミッタ層4の中央領域を除く周囲領域では、アノード電 極 6 0 はアノードコンタクト電極 6 1 を介してアノード エミッタ層4に接している。アノードコンタクト電極6 1にはニッケルを用い、アノード電極60には、半導体 層に対する接触抵抗がニッケルよりも高い金を用いる。 当技術分野において、SiC半導体層に金属膜を形成し たときの両者間の接触抵抗は、金属の電気伝導性とは別 に、金属の種類及び金属膜の成膜後の熱処理により異な ることが知られている。前記接触抵抗の低い金属には二 ッケル、チタン、アルミニウム、タングステン及びこれ らの金属の複合膜がある。接触抵抗の高い金属には金等

本実施例では、アノードコンタクト電極61に接触抵力の低いニッケルを用いたことにの接触抵力のはアノードエミッタ層4との接触では、アインででは、アードをでは、アールででは、アードをでは、アードをである。のたったででは、アードエミックをである。のでは、アードコンタクトでは、アードコンタクトでは、アードコンタクトでは、アードコンタクトでは、アードコンタクトでは、アードコンタクトでは、アードコンタのでは、アードコンタクトでは、アードコンタクトでは、アードコンタクトでは、アードコンタクトでは、アードコンタクトでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンタクトでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンターをでは、アードコンのでは、アードロンのでは、アードコンのでは、アードコンのでは、アードコンのでは、アードコンのでは、アードロンのでは、アードコンのでは、アードロンのでは、アーでは、アードロンのでは、アードロンのでは、アードロンのでは、アードロンのでは、アードロンのでは、アードロンのでは、アードロンので

カソードエミッタ層 1 から流入する電子流は、ホール電流の流れている領域を流れるため、電子流もアノドコンタクト電極 6 1 の存在する領域に片寄る。したがって、電子流における電子が余剰に存在する領域はゲートコンタクト領域 6 に近づく。そのためターンオフ時に引って、電子をゲートGから引き抜くことができ、可制

御電流が大きくなる。本実施例の場合、可制御電流は標準的な従来例に比べ55%大きくなった。

本実施例では、アノードコンタクト電極 6 1 を分割して設ける構成にしたが、アノード電極 6 0 を同様に分割してもよい。またボンディング上問題なければアノード電極 6 0 を設けず、アノードコンタクト電極 6 1 のみを設ける構成にしても同様の効果が得られる。

《第9実施例》

図10は本発明の第9実施例の、SiCを用いたGT 〇の断面図である。図において、ニッケル等の電気接触 抵抗の低い材料によるアノードコンタクト電極71が、 アノードエミッタ層4の上に形成されている。アノード エミッタ層4の表面中央領域には低不純物濃度のp型の 領域73を設けている。アノードコンタクト電極71の 上にアノード電極70が形成されている。アノード電極 70はアノードコンタクト電極71より大きくなされ、 その端部はアノードエミッタ層4の周辺部に直接接して いる。その他の構成は前記第8実施例のものと同様であ る。 p 型の領域 7 3 は低不純物 濃度なので、この領域 7 3とアノードコンタクト電極71との接触抵抗は高い。 また領域73内の抵抗も周囲のアノードエミッタ層4に 比べると高い。その結果前記第8実施例と同様に、ホー ル電流は中央部を避けて左右に分割されて流れる。した がって電子流も左右に分かれて流れる。分流する電子流

による電子が余剰に存在する領域はゲートコンタクト領域6に近づく。そのためp型ペース層2の中央領域で的電子密度が減少する。その結果ゲートから電子を効率的に引き抜くことができるため可制御電流が増加する。図10においては、メサ型のアノードエミッタ層4の側面とペース層3の表面との角度が約90度である場合である。

《第10実施例》

《第11実施例》

産業上の利用可能性

本発明は、広い温度範囲において大電流の遮断が可能なワイドギャップ半導体を用いたゲートターンオフサイリスタに利用可能である。

請求の節囲

1. 一方の面に第 1 の電極を有する、 n 型及び p 型の いずれか一方の導電型の第 1 のエミッタ層、

前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のベース層、前記第1のベース層の上に設けられた第1のエミッタ層と同じ導電型の第2のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記メサ型の第2のエミッタ層に設けられた第2の電極、

前記メサ型の第2のエミッタ層と前記第2のベース層との接合部の端部から離れた領域においてられる一型の第2のエミッタ層を取り囲むようにおいてられての第2の間に前記をかったをからがったができるのは、前記をのないのででからが、前記のでは、前記をのでのでは、前記をのでのででからいる。

前記低抵抗ゲート領域端部に接する第3の電極 を有するワイドギャップ半導体のゲートターンオフサイリスタ。

- 2. 前記低抵抗ゲート領域の、前記第3の電極との接合部近傍の不純物濃度を前記低抵抗ゲート領域の不純物濃度より高くして低抵抗領域としたことを特徴とする請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 3. 前記低抵抗ゲート領域が、前記第2のエミッタ層と前記第2のベース層との接合近傍の第2のベース層内に設けられている請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 4. 前記第2のベース層と前記第2のエミッタ層との接合部の端部近傍の前記第2のベース層内に設けられた、前記第2のエミッタ層と同じ導電型の領域を更に有する請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 5. 前記第2のベース層の表面近傍の、前記メサ型の第2エミッタ層と第2のベース層との接合部近傍を含むメサの底部に、前記接合部の端部との間に前記第2のエミッタ層と同じ導電型の領域を介在させて前記第2のベース層と同じ導電型の低抵抗ゲート領域を設けたことを特徴とする請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。

6. 前記第2のベース層の表面近傍の、前記メサ型の第2エミッタ層と第2のベース層との接合部から離れた位置に設けられた、前記第2のベース層と同じ導電型の低抵抗領域

前記低抵抗領域に接する第3の電極、及び

前記第2のベース層と前記第2のエミッタ層との接合部の端部近傍の前記第2のベース層内に設けられた、前記第2のエミッタ層と同じ導電型の領域

を有する請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。

- 7. 前記第2のベース層がメサ型に形成され、前記第2のベース層と同じ導電型の低抵抗ゲート領域が前記メサ型の第2のベース層を取り囲むように、前記第1のベース層内に形成されている請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 8. 前記低抵抗ゲート領域の内側に形成された、前記低抵抗ゲート領域と同じ導電型の少なくとも1つの低抵抗小領域を有する請求項1又は7記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 9. 前記第 1 のエミッタ層が n 型のカソードエミッタ層であり、前記第 1 のベース層が p 型のベース層であり、前記第 2 のベース層が n 型のベース層であり、前記第 2

のエミッタ層がp型のアノードエミッタ層であり、前記低抵抗ゲート領域がn型であり、

前記第1、第2及び第3の電極がそれぞれ、カソード電極、アノード電極及びゲート電極である請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。

1 0 . 前記第 1 のエミッタ層がp型のアノードエミッタ層であり、前記第 1 のベース層がn型のベース層であり、前記第 2 のベース層がp型のベース層であり、前記低抵抗ゲート領域がp型であり、

前記第1、第2及び第3の電極がそれぞれ、アノード電極、カソード電極及びゲート電極である請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。

- 1 1. ワイドギャップ半導体がシリコンカーバイト (SiC)である請求項1に記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 12. 前記低抵抗ゲート領域の不純物濃度が、前記ベース領域の不純物濃度の3倍以上であることを特徴とする請求項1又は8に記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 13. 一方の面に第1の電極を有する、 n 型及び p 型

のいずれか一方の導電型の第1のエミッタ層、

前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のベース層、前記第1のペース層の上に設けられた第1のエミッタ

層と同じ導電型の第2のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記メサ型の第2のエミッタ層に、前記第2のエミッタ層の中央領域を除く他の領域で接しているコンタクト電極、

前記メサ型の第2のエミッタ層と前記第2のベース層との接合部の端部から離れた領域において、前記メサ型の第2のエミッタ層を取り囲むように設けられた、前記第2のベース層と同じ導電型でかつ前記第2のベース層の不純物濃度より高い不純物濃度を有する低抵抗領域、及び

前記低抵抗領域の端部に接する第2の電極 を有するワイドギャップ半導体のゲートターンオフサ イリスタ。

1 4. 一方の面に第 1 の電極を有する、 n 型及び p 型のいずれか一方の導電型の第 1 のエミッタ層、

前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のベース層、

前記第1のベース層の上に設けられた第1のエミッタ層と同じ導電型の第2のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記第2のエミッタ層の上面中央領域に設けられた、前記第2のエミッタ層と同じ導電型で、かつ不純物濃度が前記第2のエミッタ層より低い高抵抗領域、

前記第2のエミッタ層及び前記高抵抗領域に接するコンタクト電極、

少なくとも前記コンタクト電極及び前記コンタクト電極の外周部で前記第2のエミッタ層に接する、前記エミッタ層との接触抵抗が前記コンタクト電極より大きい第2の電極、

前記メサ型の第2のエミッタ層と前記第2のベース層との接合部の端部から離れた領域において、前記メサ型の第2のエミッタ層を取り囲むように設けられた、前記第2のペース層と同じ導電型でかつ前記第2のベース層の不純物濃度より高い不純物濃度を有する低抵抗領域、及び

前記低抵抗領域の端部に接する第3の電極 を有するワイドギャップ半導体のゲートターンオフサ イリスタ。

15. 前記メサ型の第2のエミッタ層の上面中央領域

に設けられた、前記第2のエミッタ層と異なる導電型の領域及び

前記第2のエミッタ層及び前記領域に少なくともコンタクト電極を介して対向する第2の電極

を有する請求項1、13及び14のいずれかに記載のゲートターンオフサイリスタ。

16. 前記第2のベース層の表面中央領域に設けられた、前記第2のベース層と同じ導電型で、不純物濃度が前記第2のベース層より高い高不純物領域、

前記第2のベース層及び前記高不純物領域の上に設けられたメサ型の、前記第1のエミッタ層と異なる導電型の第2のエミッタ層、及び

前記メサ型の第2のエミッタ層に少なくともコンタクト電極を介して接する第2の電極

を有する請求項1、13及び14のいずれかに記載のゲートターンオフサイリスタ。

補正書の請求の範囲

[2004年9月22日 (22. 09. 04) 国際事務局受理:出願当初の請求の範囲 1,5-8,14,15及び16は補正された;他の請求の範囲は変更なし。(10頁)]

1. (補正後) 一方の面に第1の電極を有する、n型及びp型のいずれか一方の導電型の第1のエミッタ層、 前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のベース層。 前記第1のベース層の上に設けられた第1のエミッタ層に導電型の第2のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記メサ型の第2のエミッタ層に設けられた第2の電極、

前記メサ型の第2のエミッタ層を取り囲むメサの底面の下方において、前記第2のベース層の内部に形成した、前記第2のベース層と同じ導電型でかつ前記第2のベース層の不純物濃度より高い不純物濃度を有する低抵抗ゲート領域、及び

前記低抵抗ゲート領域にゲートコンタクト領域を介して接する第3の電極

を有するワイドギャップ半導体のゲートターンオフサイリスタ。

- 2. 前記低抵抗ゲート領域の、前記第3の電極との接合部近傍の不純物濃度を前記低抵抗ゲート領域の不純物濃度より高くして低抵抗領域としたことを特徴とする請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 3. 前記低抵抗ゲート領域が、前記第2のエミッタ層と前記第2のベース層との接合近傍の第2のベース層内に設けられている請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 4. 前記第2のベース層と前記第2のエミッタ層との接合部の端部近傍の前記第2のベース層内に設けられた、前記第2のエミッタ層と同じ導電型の領域を更に有する請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 5 . (補正後) 一方の面に第1の電極を有する、n型及びp型のいずれか一方の導電型の第1の15分の高に設けられた第1の 前記第1のエミッタ層の他方の面に設けられた第1の エミッタ層の導電型と異なる導電型の第1のペース層、 前記第1のベース層の上に設けられた第1のエミッタ層と同じ導電型の第2のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミ

ッタ層、

前記メサ型の第2のエミッタ層に設けられた第2の電極、

前記第2のベース層の表面近傍の、前記メサ型の第2
エミッタ層と第2のベース層との接合部近傍を含むメサの底部に、前記接合部の端部との間に前記第2のベース
層と同じ導電型の領域を介在させて前記第2のベース
層と同じ導電型の低抵抗ゲート領域を設けたことを特徴とするワイドギャップ半導体のゲートターンオフサイリスタ。

6. (補正後) 一方の面に第1の電極を有する、n型及びp型のいずれか一方の導電型の第1のエミッタ層、

前記第1のエミッタ層の他方の面に設けられた第1の

エミッタ層の導電型と異なる導電型の第1のベース層、

前記第1のベース層の上に設けられた第1のエミッタ層と同じ導電型の第2のベース層、

前記第2のペース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記メサ型の第2のエミッタ層に設けられた第2の電極、

前記第2のベース層の表面近傍の、前記メサ型の第2エミッタ層と第2のベース層との接合部から離れた位置に設けられた、前記第2のベース層と同じ導電型の低抵抗領域、

前記低抵抗領域に接する第3の電極、及び

前記第2のベース層と前記第2のエミッタ層との接合部の端部近傍の前記第2のベース層内に設けられた、前記第2のエミッタ層と同じ導電型の領域

を 有 す る ワ イ ド ギ ャ ッ プ 半 導 体 の ゲ ー ト タ ー ン オ フ サ イ リ ス タ 。 7. (補正後) 一方の面に第1の電極を有する、n型及びp型のいずれか一方の導電型の第1のエミッタ層、

前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のベース層、

前記第1のベース層の上に設けられた第1のエミッタ層と同じ導電型の第2のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記メサ型の第2のエミッタ層に設けられた第2の電極を有し、

前記第2のペース層がメサ型に形成され、前記第2のペース層と同じ導電型の低抵抗ゲート領域が前記メサ型の第2のペース層を取り囲むように、前記第1のペース層内に形成されている、ワイドギャップ半導体のゲートターンオフサイリスタ。

- 8. (補正後) 前記低抵抗ゲート領域の内側に形成された、前記低抵抗ゲート領域と同じ導電型の少なくとも 1つの低抵抗小領域を有する請求項7記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 9. 前記第 1 のエミッタ層が n 型のカソードエミッタ層であり、前記第 1 のベース層が p 型のペース層であり、前記第 2 のベース層が n 型のベース層であり、前記第 2

のエミッタ層がp型のアノードエミッタ層であり、前記低抵抗ゲート領域がn型であり、

前記第1、第2及び第3の電極がそれぞれ、カソード電極、アノード電極及びゲート電極である請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。

1 0 . 前記第1のエミッタ層がp型のアノードエミッタ層であり、前記第1のベース層がn型のベース層であり、前記第2のベース層がp型のベース層であり、前記第2のエミッタ層がn型のカソードエミッタ層であり、前記低抵抗ゲート領域がp型であり、

前記第1、第2及び第3の電極がそれぞれ、アノード電極、カソード電極及びゲート電極である請求項1記載のワイドギャップ半導体のゲートターンオフサイリスタ。

- 1 1. ワイドギャップ半導体がシリコンカーバイト(SiC)である請求項1に記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 12. 前記低抵抗ゲート領域の不純物濃度が、前記ベース領域の不純物濃度の3倍以上であることを特徴とする請求項1又は8に記載のワイドギャップ半導体のゲートターンオフサイリスタ。
- 13. 一方の面に第1の電極を有する、n型及びp型

のいずれか一方の導電型の第1のエミッタ層、

前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のベース層、前記第1のベース層の上に設けられた第1のエミッタ層と同じ導電型の第2のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記メサ型の第2のエミッタ層に、前記第2のエミッタ層の中央領域を除く他の領域で接しているコンタクト電極、

前記メサ型の第2のエミッタ層と前記第2のベース層との接合部の端部から離れた領域において、前記メサ型の第2のエミッタ層を取り囲むように設けられた、前記第2のベース層と同じ導電型でかつ前記第2のベース層の不純物濃度より高い不純物濃度を有する低抵抗領域、及び

前記低抵抗領域の端部に接する第2の電極 を有するワイドギャップ半導体のゲートターンオフサイリスタ。

1 4 · (補正後) 一方の面に第1の電極を有する、n型及びp型のいずれか一方の導電型の第1のエミッタ層、前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のペース層、

前記第1のベース層の上に設けられた第1のエミッタ層と同じ導電型の第2のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記第2のエミッタ層の上面中央領域に設けられた、前記第2のエミッタ層と同じ導電型で、かつ不純物濃度が前記第2のエミッタ層より低い高抵抗領域、

前記第2のエミッタ層及び前記高抵抗領域に接する第2の電極、

前記メサ型の第2のエミッタ層と前記第2のベース層との接合部の端部から離れた領域において、前記メサ型の第2のエミッタ層を取り囲むように設けられた、前記第2のベース層と同じ導電型でかつ前記第2のベース層の不純物濃度より高い不純物濃度を有する低抵抗領域、及び

前記低抵抗領域の端部に接する第3の電極 を有するワイドギャップ半導体のゲートターンオフサ イリスタ。 1 5 . (補正後) 一方の面に第 1 の電極を有する、 n型及び p型のいずれか一方の導電型の第 1 のエミッタ層、前記第 1 のエミッタ層の他方の面に設けられた第 1 のエミッタ層の準電型と異なる導電型の第 1 のベース層、前記第 1 のベース層の上に設けられた第 1 のエミッタ層と同じ導電型の第 2 のベース層、

前記第2のベース層の上に設けられたメサ型の、前記第1のエミッタ層の導電型と異なる導電型の第2のエミッタ層、

前記メサ型の第2のエミッタ層の上面中央領域

に設けられた、前記第2のエミッタ層と異なる導電型の 領域及び

前記第2のエミッタ層及び前記領域に少なくともコンタクト電極を介して対向する第2の電極 を有するゲートターンオフサイリスタ。

1 6 . (補正後) 一方の面に第1の電極を有する、n型及びp型のいずれか一方の導電型の第1のエミッタ層、 前記第1のエミッタ層の他方の面に設けられた第1のエミッタ層の導電型と異なる導電型の第1のペース層、 前記第1のベース層の上に設けられた第1のエミッタ層と同じ導電型の第2のベース層、

前記第2のベース層の表面中央領域に設けられた、前記第2のベース層と同じ導電型で、不純物濃度が前記第2のベース層より高い高不純物領域、

前記第2のベース層及び前記高不純物領域の上に設けられたメサ型の、前記第1のエミッタ層と異なる導電型の第2のエミッタ層、及び

前記メサ型の第2のエミッタ層に少なくともコンタクト電極を介して接する第2の電極

を有するゲートターンオフサイリスタ。

条約第19条(1)に基づく説明書

請求の範囲 1 は、低抵抗ゲート領域(5)が、メサー(M)の底面(WB)の下方において、第2のベースを同い、の内部に形成されている構成を明瞭にするとはに、低抵抗ゲート領域(5)がゲートコンタクト領域(6)を介して第3の電極(22)に接している構成を明瞭にしました。補正の根拠は、明細書の第18頁第9行一第11行の記載に基づきます。


請求の範囲5、6、7は、請求の範囲1の第1行-第 11行をそれぞれの文頭に追加して独立項に補正しました。

請求の範囲 1 4 は、第 1 5 行 - 第 1 8 行の「少なくとも - - - 第 2 の電極」を削除した。請求のの師 田 1 4 の発明では、図 1 0 に示すように、高抵抗領域 (7 3) の上に第 2 の電極としてのコンタクト電極 (7 1) の上にますが、文献 4 の図 3 では、 N型層 (1 9) のよいますが、文献 4 の図 3 では、 N型層 (1 9) のよいの過層 (2 0) は機能的に異なりますので、請求の範囲 1 4 は進歩性を有します。


請求の範囲 1 5 は、請求の範囲 1 の第 1 行 - 第 9 行を 文頭に追加して独立項に補正しました。

請求の範囲16は、請求の範囲1の第1行-第6行を文頭に追加して独立項に補正しました。

図 1









3/1.4
















6/1.4











8/1.4


































INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/005046

A. CLASSIFICA	ATION OF SUBJECT MATTER H01L29/74		20047003046
According to Inter	rnational Patent Classification (IPC) or to both nation	nal classification and IPC	
B. FIELDS SEA	RCHED	<u> </u>	
Int.CI	entation searched (classification system followed by $401L29/74$		
Kokai Jit	arched other than minimum documentation to the ex Shinan Koho 1922–1996 T suyo Shinan Koho 1971–2004 J se consulted during the international search (name of	oroku Jitsuyo Shinan Koho Jitsuyo Shinan Toroku Koho	1994-2004 1996-2004
C. DOCUMENT	'S CONSIDERED TO BE RELEVANT		
Category*			· · · · · · · · · · · · · · · · · · ·
X	Citation of document, with indication, where a		Relevant to claim No.
Y A	JP 8-250708 A (Toshiba Corp 27 September, 1996 (27.09.96 Full text; all drawings (Family: none)),	1-3,7-12 14 4-6,13,15, 16
X Y A	JP 4-180678 A (Fuji Electric 26 June, 1992 (26.06.92), Full text; all drawings (Family: none)	c Co., Ltd.),	1-3,7-12 14 4-6,13,15, 16
X Y A	JP 62-147769 A (Fuji Electri 01 July, 1987 (01.07.87), Full text; all drawings (Family: none)	ic Co., Ltd.),	1-3,7-12 14 4-6,13,15, 16
× Further docu	ments are listed in the continuation of Box C.	See patent family annex.	
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means		"Y" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination	
"P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 09 July, 2004 (09.07.04)		being obvious to a person skilled in the art "&" document member of the same patent family Date of mailing of the international search report 27 July, 2004 (27.07.04)	
Name and mailing a Japanese	ddress of the ISA/ Patent Office	Authorized officer	
Facsimile No.	second sheet) (January 2004)	Telephone No.	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/005046

Category*	Citation of document, with indication, where appropriate, of the relevant	nassages	Relevant to claim N
Y A	EP 0064614 A (TOKYO SHIBAURA DENKI KABUSHI KAISHA), 17 November, 1982 (17.11.82), Full text; all drawings & JP 57-181162 A Full text; all drawings		14 1-13,15,16
A	& DE 3277352 D JP 5-48083 A (Toshiba Corp.), 26 February, 1993 (26.02.93), Full text; all drawings (Family: none)		1-16
.			•
ļ			
	•		

発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl H01L29/74

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl7 H01L29/74

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2004年

日本国登録実用新案公報

1994-2004年

日本国実用新案登録公報

1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y A	JP 8-250708 A (株式会社東芝) 1996.09.27,全文,全図 (ファミリーなし)	1-3, 7-12 14 4-6, 13, 15, 16
X Y A	JP 4-180678 A (富士電機株式会社) 1992.06.26,全文,全図 (ファミリーなし)	1-3, 7-12 14 4-6, 13, 15, 16

|×| C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」.国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

09.07.2004

国際調査報告の発送日

27. 7. 2004

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915

特許庁審査官(権限のある職員) 小野田 誠

'4 L 8427

東京都千代田区段が関三丁目 4番3号

電話番号 03-3581-1101 内線 3462

0 (/4:)	British and a series of the se		
C (続き). 引用文献の			
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
X Y A	JP 62-147769 A (富士電機株式会社) 1987.07.01,全文,全図 (ファミリーなし)	1-3, 7-12 14 4-6, 13, 15, 16	
. Y . A	EP 0064614 A (TOKYO SHIBAURA DENKI KABUSHIKI KAISHA), 1982. 11. 17, 全文, 全図 & JP 57-181162 A, 全文, 全図 & DE 3277352 D	14 1–13, 15, 16	
A	JP 5-48083 A (株式会社東芝) 1993.02.26,全文,全図 (ファミリーなし)	1-16	
		:	